Standar Ambang Ganda
Yang disebut standar ambang ganda, adalah untuk rangkaian digital, rangkaian digital mewakili tingkat hanya 1 dan 0 dua keadaan, di rangkaian sebenarnya, Anda perlu menyepakati jenis tegangan apa untuk 1, jenis tegangan apa untuk 0 Sirkuit digital dalam dual-threshold didefinisikan, misalnya TTL.
Standar tingkat antarmuka:
Untuk keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 2.4V, dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0.5V;
Untuk input, keadaan 1 harus lebih besar atau sama dengan 2.0V dan keadaan 0 harus kurang dari atau sama dengan 0.8V;
TTL
TTL adalah singkatan dari Transistor-Transistor Logic, dan seperti yang Anda lihat dari namanya, tujuan awal dari standar tingkat antarmuka ini adalah untuk digunakan antara sistem digital berdasarkan struktur transistor.
Sirkuit digital yang beroperasi di bawah standar antarmuka TTL harus memiliki catu daya standar 5V untuk perangkat aktif internal, dengan kondisi keluaran dan masukan berikut:
Untuk keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 2.4V, dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,5V;
Untuk terminal masukan, persyaratan penilaian negara 1 lebih besar dari atau sama dengan 2.0V, dan persyaratan penilaian negara 0 kurang dari atau sama dengan 0.8V; Perbandingan kebutuhan tegangan keluaran dan masukan,
Dapat dilihat bahwa persyaratan keluaran tegangan keluaran lebih
ketat daripada sisi masukan standar penentuan katup ganda, yang terutama memperhitungkan gangguan kebisingan dan kecepatan transmisi sinyal listrik antara keluaran dan masukan. , sehingga membuat standar penentuan katup ganda lebih andal.
LVTTL
Karena terdapat jarak yang besar antara 2.4V dan 5V, yang tidak memiliki manfaat signifikan dalam meningkatkan interferensi kebisingan, namun juga meningkatkan konsumsi daya sistem, dan karena perbedaan level yang besar antara keadaan digital 1, 0, tetapi juga mempengaruhi kecepatan respon rangkaian digital. Oleh karena itu, kemudian rentang tegangan TTL untuk beberapa kompresi, sehingga membentuk LVTTL - Logika Transistor-Transistor Tegangan Rendah, yaitu standar level TTL tegangan rendah. Berikut ini penjelasan dua standar LVTTL yang saat ini umum digunakan:
LVTTL3V3
LVTTL3V3 berarti catu daya standar untuk perangkat aktif internalnya adalah 3.3V, dan kondisi keluaran dan masukannya adalah sebagai berikut:
Untuk keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 2.4V, dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,4V;
Untuk masukan, persyaratan penilaian untuk negara 1 lebih besar dari atau sama dengan 2.0V, dan persyaratan penilaian untuk negara 0 kurang dari atau sama dengan 0.8V;
Perbandingan kebutuhan tegangan keluaran dan masukan dapat dilihat, untuk menjamin kestabilan penentuan dua katup dan kekebalan kebisingan, persyaratan tegangan keluaran masih lebih ketat dibandingkan sisi masukan penentuan dua katup standar, poin ini sama untuk semua standar antarmuka sistem digital, dan tidak akan terulang lagi nanti.
LVTTL2V5
LVTTL2V5 berarti catu daya standar perangkat aktif internal adalah 2.5V, dan keluaran serta masukannya adalah sebagai berikut:
Untuk keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 2.0V, dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,2V;
Untuk input, persyaratan penentuan keadaan 1 lebih besar atau sama dengan 1,7V, dan persyaratan penentuan keadaan 0 kurang dari atau sama dengan 0,7V.
CMOS
CMOS adalah singkatan dari Complementary Metal Oxide Semiconductor, dan dari penamaannya terlihat bahwa maksud awal dari standar level antarmuka ini adalah digunakan antara sistem digital berbasis NMOS, PMOS yang tersusun dari struktur tabung MOS.
Sirkuit digital yang bekerja di bawah standar antarmuka CMOS memiliki catu daya standar 5V untuk perangkat aktif internal, dan kondisi keluaran dan masukan adalah sebagai berikut:
Untuk sisi keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 4,45V , dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,5V;
Untuk sisi masukan, persyaratan penilaian negara 1 lebih besar dari atau sama dengan 3.5V, dan persyaratan penilaian negara 0 kurang dari atau sama dengan 1.5V.
CMOS memiliki toleransi kebisingan yang jauh lebih besar dibandingkan antarmuka TTL dan impedansi masukannya jauh lebih besar daripada impedansi masukan TTL.
LVCOMS
Seperti TTL, CMOS juga telah melahirkan standar antarmuka LVCMOS dalam hal konsumsi daya dan pertimbangan kecepatan respons, dan karena tabung MOS memiliki ambang nyala yang jauh lebih rendah dibandingkan transistor, LVCMOS lebih mudah untuk berkomunikasi menggunakan tegangan yang lebih rendah daripada LVTTL. Berikut ini penjelasan beberapa standar LVTTL yang umum digunakan saat ini:
LVCOMS3V3
LVCMOS3V3 berarti catu daya standar untuk perangkat aktif internalnya disuplai pada 3,3 V. Kondisi keluaran dan masukan adalah sebagai berikut:
Untuk sisi keluaran, kebutuhan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 3,2V, dan kebutuhan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,4V;
Untuk input, persyaratan penentuan keadaan 1 lebih besar atau sama dengan 2.0V, dan persyaratan penentuan keadaan 0 kurang dari atau sama dengan 0.7V.
LVCOMS2V5
LVCMOS2V5 berarti catu daya standar perangkat aktif internalnya disuplai pada 2.5V, dan kondisi keluaran dan masukannya adalah sebagai berikut:
Untuk sisi keluaran, persyaratan tegangan untuk keadaan 1 lebih besar dari atau sama dengan 2.0V, dan persyaratan tegangan untuk keadaan 0 kurang dari atau sama dengan 0,4V;
Untuk input, persyaratan penentuan keadaan 1 lebih besar atau sama dengan 1,7V, dan persyaratan penentuan keadaan 0 kurang dari atau sama dengan 0,7V.
LVCOMS1V8
LVCMOS1V8 berarti catu daya standar untuk perangkat aktif internalnya adalah VCC=1.8V, yang tentunya memiliki toleransi tertentu, namun berbeda dengan standar level yang diperkenalkan sebelumnya, toleransi ini mempengaruhi kondisi output dan inputnya, yang diperkenalkan sebagai berikut:
Untuk keluaran, kebutuhan tegangan untuk keadaan 1 lebih besar dari atau sama dengan VCC-0.45V (atau 1.35V jika VCC sama dengan 1.8V), dan kebutuhan tegangan untuk keadaan 0 kurang dari atau sama dengan 0.45V;
Untuk inputnya, penentuan keadaan 1 memerlukan lebih besar atau sama dengan 0,65 kali VCC (atau 1,17V jika VCC sama persis dengan 1,8V), dan penentuan keadaan 0 memerlukan kurang dari atau sama dengan 0,35 kali VCC (atau 0,63 V jika VCC sama persis dengan 1,8V).
LVCOMS1V5
Arti dari LVCMOS1V5 yaitu catu daya standar untuk perangkat aktif internalnya adalah VCC=1.5V, dan toleransinya juga mempengaruhi kondisi keluaran dan masukannya, seperti dijelaskan di bawah ini:
Untuk sisi keluaran, LVCMOS1V5 tidak memiliki persyaratan yang jelas , tapi yang pasti semakin dekat keadaan 1 ke VCC, semakin baik, dan semakin dekat keadaan 0 ke 0V, semakin baik;
Untuk sisi input, penentuan keadaan 1 harus lebih besar atau sama dengan 0,65 kali VCC (atau 0,975V jika VCC sama dengan 1,5V), dan penentuan keadaan 0 harus kurang dari atau sama dengan hingga 0,35 kali VCC (atau 0,525V jika VCC sama dengan 1,5V).
LVCOMS1V2
LVCMOS1V2 artinya catu daya standar untuk perangkat aktif internalnya disuplai dengan VCC=1.2V, dan toleransinya juga mempengaruhi kondisi output dan inputnya, seperti dijelaskan di bawah ini:
Untuk sisi output, LVCMOS1V2 juga tidak memiliki persyaratan yang jelas, tapi yang pasti semakin dekat keadaan 1 ke VCC, semakin baik, dan semakin dekat keadaan 0 ke 0V, semakin baik;
Untuk sisi masukan, penentuan keadaan 1 harus lebih besar atau sama dengan 0,65 kali VCC (atau 0,78V jika VCC sama persis dengan 1,2V), dan penentuan keadaan 0 harus kurang dari atau sama dengan hingga 0,35 kali VCC (atau 0,42V jika VCC sama dengan 1,2V).
LVDS
LVDS adalah singkatan dari Pensinyalan Diferensial Tegangan Rendah, yaitu Pensinyalan Diferensial Tegangan Rendah, dan input serta outputnya berbeda dari level antarmuka yang dijelaskan sebelumnya, dan memerlukan dua kabel untuk menyelesaikan komunikasi. Prinsip kerjanya ditunjukkan pada gambar di bawah ini:
Sisipkan deskripsi gambar di sini
Bagian kiri gambar di atas adalah keluaran LVDS, yang memiliki sumber arus konstan internal IS yang menghasilkan nilai arus sekitar konstan 3,5-4mA. Vout paling kanan dihubungkan ke input LVDS, dan resistor yang cocok dengan nilai resistansi 100 ohm dihubungkan secara paralel di dekat input R. Dengan mengubah posisi pisau ganda, sakelar lempar ganda pada gambar di atas , arah arus pada saluran diferensial diubah untuk menunjukkan keadaan digital 0 dan 1, sehingga saluran diferensial pada ujung penerima akan menunjukkan tingkat diferensial ±350mV karena perbedaan arah arus, dan digunakan sebagai penilaian terhadap keadaan digital pada gilirannya. Oleh karena itu, level diferensial ± 350mV akan ditampilkan pada saluran diferensial di penerima karena perbedaan arah arus, dan akan digunakan sebagai dasar penentuan keadaan digital. Ada juga sumber tegangan bias DC VS di sisi kanan gambar di atas, yang terutama digunakan untuk menggambarkan bahwa kedua ujung Vout sebenarnya umumnya bertegangan positif, dan tidak ada item seperti itu di rangkaian sebenarnya. Karena ayunan tegangan LVDS hanya sekitar 350mV, arus hanya sekitar 3,5mA, dan transmisi diferensial, sehingga memiliki kecepatan tinggi, konsumsi daya sangat rendah, kebisingan rendah dan biaya rendah serta karakteristik baik lainnya.
RS232
RS232 adalah Asosiasi Industri Elektronik AS EIA (dikenal sebagai Asosiasi Industri Elektronik) yang mengembangkan standar antarmuka fisik serial. RS adalah singkatan dari Standar yang Direkomendasikan, arti Cina dari standar yang direkomendasikan, 232 untuk nomor identifikasi. Standar bus RS232 punya total 25 jalur sinyal, nih! Kami hanya membahas standar penentuan antarmuka level digitalnya.
Catu daya standar RS232 adalah ±12V atau ±15V, persyaratan tegangan negara 1 adalah antara -15V dan -3V, dan persyaratan tegangan negara 0 adalah antara 3V dan 15V.
RS485
RS485 setara dengan versi upgrade RS232, mirip dengan LVDS, RS485 juga menggunakan bentuk diferensial untuk mentransfer informasi (tetapi RS485 benar-benar meneruskan dua sinyal tegangan ke masa lalu), sehingga anti-jamming lebih baik dari RS232. di sini, kami juga hanya memperhatikan standar penentuan antarmuka level digitalnya.
RS485 status 1, perbedaan tegangan antara dua saluran harus antara 2V dan 6V; keadaan 0, perbedaan tegangan antara dua saluran harus antara -6V dan -2V.
Bisakah standar yang berbeda dicampur?
Di atas memperkenalkan berbagai standar tingkat antarmuka antar sistem digital, biasanya digunakan, masih sangat disarankan agar Anda memilih standar yang sama untuk kedua sisi antarmuka sistem digital. Namun, kadang-kadang dibatasi oleh beberapa konfigurasi dari kedua pihak, mungkin tidak dapat menemukan standar tingkat terpadu untuk komunikasi, lalu, selain desain papan sirkuit konversi antarmuka selain tidak ada cara lain? Tidak, pada kenyataannya, beberapa standar tingkat antarmuka berbeda kompatibel.
Pertama-tama, ujung tunggal dan diferensial tidak kompatibel, karena keduanya tidak sama dari sambungan fisik. Namun untuk antarmuka yang sama, jika keluaran standar level A sesuai dengan masukan standar level B, maka dikatakan keluaran A dapat menggerakkan masukan B. Jika sebaliknya, maka dikatakan keluaran A dapat menggerakkan masukan B. dua standar tingkat A dan B dapat saling mendorong. Misalnya, output CMOS dapat menggerakkan input TTL, tetapi tidak sebaliknya, karena output TTL state 1 hanya lebih besar dari atau sama dengan 2.4V, dan tidak dapat mencapai penilaian CMOS state 1 harus lebih besar dari atau sama dengan 3.5V; namun, LVTTL3V3 dan LVCMOS3V3 dapat digerakkan satu sama lain, karena keluarannya mampu memenuhi persyaratan penilaian masukan masing-masing.
terkini posting
pindai ke wechat:everexceed
